表Z1304 全加器真值表
| ai bi ci-1 | si | ci |
| 0 0 0 | 0 | 0 |
| 0 0 1 | 1 | 0 |
| 0 1 0 | 1 | 0 |
| 0 1 1 | 0 | 1 |
| 1 0 0 | 0 | 0 |
| 1 0 1 | 0 | 1 |
| 1 1 0 | 0 | 1 |
| 1 1 1 | 1 | 1 |
由真值表得si、ci的逻辑表达式分别为：
据此，得到全加器的逻辑图如图Z1306（a）所示。图（b）为全加器的逻辑符号。
如把多个全加器组合起来，即可完成多位二进制加法。图Z1307表示两个4位二进制数相加的逻辑图。
全加器电路
不但完成本位码ai和bi相加，而且还考虑到低一位进位ci-1的逻辑部件称为全加器。它的输入为ai、bi、ci-1，输出为si、ci。由二进制加法法则得全加器的真值表如表Z1304所示。
表Z1304 全加器真值表
由真值表得si、ci的逻辑表达式分别为：
据此，得到全加器的逻辑图如图Z1306（a）所示。图（b）为全加器的逻辑符号。
如把多个全加器组合起来，即可完成多位二进制加法。图Z1307表示两个4位二进制数相加的逻辑图。
表Z1304 全加器真值表
由真值表得si、ci的逻辑表达式分别为：
据此，得到全加器的逻辑图如图Z1306（a）所示。图（b）为全加器的逻辑符号。
如把多个全加器组合起来，即可完成多位二进制加法。图Z1307表示两个4位二进制数相加的逻辑图。